与单核处理器比起，多核处理器在体系结构、软件、功耗和安全性设计等方面面对着极大的挑战，但也蕴含着极大的创造力。 CMP和SMP一样，致力于考古计算出来的粗粒度并行性。CMP可以看作是随着大规模集成电路技术的发展，在芯片容量充足大时，就可以将大规模并行处理机结构中的SMP(平面多处理机)或DSM(产于分享处理机)节点构建到同一芯片内，各个处理器并行执行有所不同的线程或进程。
在基于SMP结构的单芯片多处理机中，处理器之间通过片外Cache或者是片外的共享存储器来展开通信。而基于DSM结构的单芯片多处理器中，处理器间通过相连分布式存储器的片内高速交叉开关网络展开通信。 由于SMP和DSM早已是十分成熟期的技术了，CMP结构设计较为更容易，只是后末端设计和芯片生产工艺的拒绝较高而已。
于是以因为这样，CMP沦为了年所被应用于商用CPU的未来高性能处理器结构。 虽然多核能利用集成度提升带给的诸多益处，让芯片的性能成倍地减少，但很显著的是原本系统级的一些问题也引进到了处理器内部。
1核结构研究：同构还是异构 CMP的包含分为同构和异构两类，同构是指内部核的结构是完全相同的，而异构是指内部的核结构是有所不同的。为此，面临有所不同的应用于研究核结构的构建对未来微处理器的性能至关重要。
核本身的结构，关系到整个芯片的面积、功耗和性能。怎样承继和发展传统处理器的成果，直接影响多核的性能和构建周期。同时，根据Amdahl定理，程序的加快比要求于串行部分的性能，所以，从理论上来看或许异构微处理器的结构具备更佳的性能。 核所用的指令系统对系统的构建也是很最重要的，使用多核之间使用完全相同的指令系统还是有所不同的指令系统，能否运营操作系统等，也将是研究的内容之一。
2程序执行模型 多核处理器设计的首要问题是自由选择程序执行模型。程序执行模型的适用性要求多核处理器能否以低于的代价获取最低的性能。程序执行模型是编译器设计人员与系统构建人员之间的模块。编译器设计人员要求如何将一种高级语言程序按一种程序执行模型转换成一种目标机器语言程序;系统构建人员则要求该程序执行模型在明确目标机器上的有效地构建。
当目标机器是多核体系结构时，产生的问题是:多核体系结构如何反对最重要的程序执行模型?否有其他的程序执行模型更加适合于多核的体系结构?这些程序执行模型能多大程度上符合应用于的必须并为用户所拒绝接受? 3Cache设计:多级Cache设计与一致性问题 处理器和主存间的速度差距对CMP来说是个引人注目的对立，因此必需用于多级Cache来减轻。目前有分享一级Cache的CMP、分享二级Cache的CMP以及分享主存的CMP。一般来说，CMP使用分享二级Cache的CMP结构，即每个处理器核心享有私有的一级Cache，且所有处理器核心分享二级Cache。 Cache自身的体系结构设计也必要关系到系统整体性能。
但是在CMP结构中，分享Cache或独特Cache孰优孰劣、需不需要在一块芯片上创建多级Cache，以及创建几级Cache等等，由于对整个芯片的尺寸、功耗、布局、性能以及运营效率等都有相当大的影响，因而这些都是必须严肃研究和探究的问题。 另一方面，多级Cache又引起一致性问题。
使用何种Cache一致性模型和机制都将对CMP整体性能产生最重要影响。在传统多处理器系统结构中普遍使用的Cache一致性模型有:顺序一致性模型、很弱一致性模型、获释一致性模型等。
与之涉及的Cache一致性机制主要有总线的侦听协议和基于目录的目录协议。目前的CMP系统大多使用基于总线的侦听协议。
4核间通信技术 CMP处理器的各CPU核心继续执行的程序之间有时必须展开数据共享与实时，因此其硬件结构必需反对核间通信。高效的通信机制是CMP处理器高性能的最重要确保，目前较为主流的片上高效通信机制有两种，一种是基于总线分享的Cache结构，一种是基于片上的点对点结构。
总线分享Cache结构是指每个CPU内核享有分享的二级或三级Cache，用作留存较为常用的数据，并通过相连核心的总线展开通信。这种系统的优点是结构非常简单，通信速度低，缺点是基于总线的结构可扩展性较好。 基于片上点对点的结构是指每个CPU核心具备独立国家的处理单元和Cache，各个CPU核心通过交叉开关或片上网络等方式相连在一起。各个CPU核心间通过消息通信。
这种结构的优点是可扩展性好，数据比特率有确保;缺点是硬件结构复杂，且软件改动较小。 或许这两者的竞争结果不是相互代替而是互相合作，例如在全局范围使用片上网络而局部使用总线方式，来超过性能与复杂性的均衡。
本文关键词：让,芯片,的,性,能成,倍增,加多,核,处理器,与,koko体育下载
本文来源：koko体育下载-www.eastcoasthelp.com
